本帖最后由 pacerrecap 于 2013-5-21 21:36 编辑

前几天发的零延迟真是失败,相当郁闷。。。
今天总算想起来了,把这个早就该发的东西发了上来。



这是一个模拟信号加法器,体积仅为7*3*3(可以证明不能再小了)
其中应用了比较器和活塞-红石块,将两个个位输入相加,输出一个个位和一个十位

对于构造,存档中有拆解模型供参考


可以正常输出加法信号,上图为⑨+⑨=12



PS.本装置工作最大频率未知,请谨慎使用(严禁0.5tick。。。)

[birch]